-
Aritmetična-logična enota z zaporedno logiko za izračun utežne vsote s programirnimi vezjiOsebik, Davorin ; Babič, Rudolf ; Kovačič, KostaV članku je opisana izvedba aritmetično-Iogične enote z zaporedno logiko za sprotno določitev utežne vsote implementirane v programirna vezja (FPGA). Aritmetično logično enoto lahko uporabimo pri ... načrtovanju in izvedbi digitalnih FIR sit. Celotna struktura sita ima modularno zasnovo, ki podpira enostavno razširitev digitalnega FIR sita glede na poljubno število koeficientov. Zgradba modulov temelji na uporabi zaporedne logike za izvajanje aritmetičnih operacij. Pri načrtovanju smo se omejili na 16-bitni zapis vhodno-izhodnega signala digitalnega FIR sita. Načrtovanje digitalnega FIR sita z opisano aritmetično logično enoto za izračun utežne vsote koeficientov zagotavlja majhno aparaturno kompleksnost in linearno naraščanje aparaturne kompleksnosti sita glede na število koeficientov. FIR sito je zasnovano tako, da se lahko uporabi kot samostojno vezje. Opisana aritmetično logična enota v sistemu digitalnega FIR sita omogoča sproten vnos koeficientov v času med dvema vzorcema vhodnega signala, zato jo lahko uporabimo tudi kot FIR enoto v sistemu adaptivnega sita. Za načrtovanje aritmetično-logične enote in njene uporabe pri izvedbi digitalnih FIR sit smo uporabili programski paket Xilinx ISE 6.1 WebPack, ki podpira vnos, sintezo vezja in implementacijo v programirna vezja. Izbrali smo programirno vezje XC3S-400, družine Spartan, firme Xilinx. Vanj smo implementirali digitalna FIR sita z 8, 16, 32 in 64 koeficienti. Simulacijo digitalnega FIR sita smo opravili s programskim paketom ModelSim. Pri tem smo na osnovi rezultatov simulacije ugotovili, da lahko pri 16-bitnem zapisu vhodnega signala, dosežemo frekvenco vzorčenja 4.4MHz.Source: Informacije MIDEM : časopis za mikroelektroniko, elektronske sestavne dele in materiale = časopis za mikroelektroniku, elektronske sastavne dijelove i materijale = journal of microelectronics, electronic components and materials. - ISSN 0352-9045 (Letn. 35, št. 3(115), sep. 2005, str. 133-139)Type of material - article, component partPublish date - 2005Language - slovenianCOBISS.SI-ID - 10162710
Author
Osebik, Davorin |
Babič, Rudolf |
Kovačič, Kosta
Topics
digitalna obdelava signalov |
nerekurzivna digitalna sita |
aritmetično-logična enota |
koncentrirana aritmetika |
zaporedna aritmetika |
implementacija |
programirna vezja |
digital signal processing |
FIR filter |
arithmetic logic unit |
concentrated arithmetic |
serial arithmetic |
VHDL |
implementation |
FPGA
source: Informacije MIDEM : časopis za mikroelektroniko, elektronske sestavne dele in materiale = časopis za mikroelektroniku, elektronske sastavne dijelove i materijale = journal of microelectronics, electronic components and materials. - ISSN 0352-9045 (Letn. 35, št. 3(115), sep. 2005, str. 133-139)
Shelf entry
Permalink
- URL:
Impact factor
Access to the JCR database is permitted only to users from Slovenia. Your current IP address is not on the list of IP addresses with access permission, and authentication with the relevant AAI accout is required.
Year | Impact factor | Edition | Category | Classification | ||||
---|---|---|---|---|---|---|---|---|
JCR | SNIP | JCR | SNIP | JCR | SNIP | JCR | SNIP |
Select the library membership card:
DRS, in which the journal is indexed
Database name | Field | Year |
---|
Links to authors' personal bibliographies | Links to information on researchers in the SICRIS system |
---|---|
Osebik, Davorin | 17879 |
Babič, Rudolf | 01959 |
Kovačič, Kosta | 27868 |
Select pickup location:
Material pickup by post
Notification
Subject headings in COBISS General List of Subject Headings
Select pickup location
Pickup location | Material status | Reservation |
---|
Please wait a moment.