-
FPGA implementation of a multiplier in MLRNSPilipović, Ratko ; Babić, Zdenka ; Bulić, PatricioVir: Zbornik petindvajsete mednarodne Elektrotehniške in računalniške konference ERK 2016, 19. - 21. september 2016, Portorož, Slovenija (Zv. B, str. 83-88)Vrsta gradiva - prispevek na konferenciLeto - 2016Jezik - angleškiCOBISS.SI-ID - 1537848003
Avtor
Pilipović, Ratko |
Babić, Zdenka |
Bulić, Patricio
Teme
številski sistem z ostanki |
FPGA |
paralelizacija |
velika števila |
digitalno procesiranje signalov |
pretvorba številskih sistemov |
Residue Number System |
RNS |
moduli sets |
FPGA |
parallelism |
weighted-to-RNS conversion |
large numbers |
digital signal processing
Vnos na polico
Trajna povezava
- URL:
Faktor vpliva
Dostop do baze podatkov JCR je dovoljen samo uporabnikom iz Slovenije. Vaš trenutni IP-naslov ni na seznamu dovoljenih za dostop, zato je potrebna avtentikacija z ustreznim računom AAI.
Leto | Faktor vpliva | Izdaja | Kategorija | Razvrstitev | ||||
---|---|---|---|---|---|---|---|---|
JCR | SNIP | JCR | SNIP | JCR | SNIP | JCR | SNIP |
Baze podatkov, v katerih je revija indeksirana
Ime baze podatkov | Področje | Leto |
---|
Povezave do osebnih bibliografij avtorjev | Povezave do podatkov o raziskovalcih v sistemu SICRIS |
---|---|
Pilipović, Ratko | |
Babić, Zdenka | |
Bulić, Patricio | 19515 |
Izberite prevzemno mesto:
Prevzem gradiva po pošti
Obvestilo
Gesla v Splošnem geslovniku COBISS
Izbira mesta prevzema
Mesto prevzema | Status gradiva | Rezervacija |
---|
Prosimo, počakajte trenutek.