This paper presents the design of a low-power voltage reference, bias current and the supply voltage for a 9-bit fully differential ADC. The references, power supply circuits and the ADC are ...integrated in one circuit, i.e. chip. The proposed chip is implemented in the UMC 0.18 μm CMOS process and occupies 800×700 μm
2
. The circuit supply voltage VDD is obtained from the external RF signal. When the circuit is active VDD is used as a supply for the rest of the circuitry. The circuit generates supply, reference voltages and currents when VDD exceeds the upper voltage level V
HIGH
≈1.82 V. When VDD is lower than the lower voltage level V
LOW
≈1.35 V, the circuit is off. When the circuit is active, the current consumption is 22 μA. The presented results are based on measurements.
Obojeni šum može se generirati filtriranjem bijelog šuma. To je jednostavan postupak. Međutim, on postaje izazovan ako se od generatora traži velika brzina rada. Realizacija digitalnog filtra u ...pravilu zahtijeva jedno množenje po koeficijentu. Zato se velika brzina rada može postići samo uz cijenu većeg broja množila opće namjene. U ovom radu predložena je realizacija generatora obojenog šuma koja ne sadrži množila. Ona se temelji se na filtraciji 1-bitnog slučajnog signala pomoću filtra s konačnim impulsnim odzivom. Opisano je projektiranje generatora te je razmotrena njegova implementacija. Nadalje, opisana je primjena u kojoj je predloženi generator iskorišten za smanjivanje utjecaja nelinearnosti u analogno digitalnom pretvorniku.
Colored noise can be generated by filtering of the white noise. It is a simple task. However, it becomes challenging if high operating speed of the generator is required. The realization of digital ...filter generally requires one multiplication per coefficient. Therefore, a high operating speed is achieved only with the cost of several general-purpose multipliers. In this paper, a multiplierless realization of the colored noise generator is proposed. It is based on the filtering of 1-bit random signal by a finite impulse response filter. The design of the generator is described and its implementation is considered. Furthermore, an application is described in which the proposed generator is used in mitigation of undesired effects caused by nonlinearities in an analog to digital converter.
U ovom radu opisano je projektiranje izvora stabilnog napona, stabilnih struja i napona napajanja za 9-bitni AD pretvornik sa simetričnim ulazima. Izvori stabilnih napona, struja i AD pretvornik ...integrirani su u jedan čip. Opisani čip je projektiran u 0,18 um CMOS procesu tvrtke UMC i zauzima 800x700 um^2. Napon napajanja čipa VDD je dobiven iz vanjskog RF signala. Kad je čip aktivan VDD se koristi kao napajanje za ostale dijelove čipa. Stabilni napon, struja i napon napajanja uključuju se kad VDD prijeđe gornju naponsku granicu V_HIGH~1.82 V. Kada je VDD niži od donje naponske razine V_LOW~1.35 V, čip je isključen. Kad je čip uključen, potrošnja struje je 22 uA. Rezultati predstavljeni u ovom radu temelje se na mjerenjima.
PDF
